ประเด็นใดที่ควรสังเกตในการออกแบบโครงร่างของไดโอด TVS ในอุปกรณ์สื่อสาร

一 การควบคุมรูปแบบตำแหน่งทางกายภาพที่แม่นยำ
1. การเพิ่มประสิทธิภาพของการมีเพศสัมพันธ์เชิงพื้นที่ระหว่างโหนดการป้องกันและแหล่งสัญญาณรบกวน
ควรใช้ไดโอด TVS ในพื้นที่ทางแยกระหว่างสายสัญญาณและอินเทอร์เฟซภายนอก เช่น อินเทอร์เฟซ USB พอร์ตอีเทอร์เน็ต ขั้วต่อเสาอากาศ ฯลฯ เมื่อใช้เราเตอร์อุตสาหกรรมบางประเภทเป็นตัวอย่าง โมดูลป้องกัน TVS ของอินเทอร์เฟซ RJ45 จะอยู่ห่างจากพินสัญญาณของชิป PHY ไม่เกิน 8 มม. ซึ่งจะจับพัลส์ ESD ก่อนที่จะเชื่อมต่อกับสายไฟ PCB กลยุทธ์การจัดวางนี้สามารถลดผลกระทบของตัวเหนี่ยวนำปรสิตต่อแรงดันไฟฟ้าของแคลมป์ได้ ข้อมูลการทดลองแสดงให้เห็นว่าเมื่อระยะห่างระหว่าง TVS และอินเทอร์เฟซสั้นลงจาก 20 มม. เหลือ 5 มม. แอมพลิจูดที่ผันผวนของแรงดันแคลมป์จะลดลง 40%
2. การปรับใช้หน่วยป้องกันแบบคลัสเตอร์
ในอินเทอร์เฟซสัญญาณความเร็วสูง- เช่น HDMI 2.1 และ PCIe 5.0 จำเป็นต้องใช้อาร์เรย์ TVS แบบหลาย-ช่องสัญญาณเพื่อให้ได้รับการป้องกันคู่ที่แตกต่างกัน กรณีการออกแบบสถานีฐาน 5G แสดงให้เห็นว่าการใช้ชิป TVS 4 แชนเนลภายในช่วง 10 มม. ของเส้นสัญญาณดิฟเฟอเรนเชียลที่เข้าสู่ PCB รวมกับการจำลองแม่เหล็กไฟฟ้า 3 มิติเพื่อเพิ่มประสิทธิภาพโทโพโลยีการกำหนดเส้นทาง ช่วยลดสัญญาณรบกวนระหว่างช่องสัญญาณให้ต่ำกว่า -60dB โครงร่างนี้สามารถระงับการแปลงสัญญาณรบกวนในโหมดทั่วไปไปเป็นสัญญาณโหมดดิฟเฟอเรนเชียลได้อย่างมีประสิทธิภาพ
3. การสร้างระดับการป้องกันสามมิติ
สำหรับการออกแบบ PCB หลาย-เลเยอร์ จำเป็นต้องสร้างระบบการป้องกันสาม-ระดับของ "ชั้นป้องกันอินเทอร์เฟซ ชั้นป้องกันพื้นที่ ชั้นป้องกันแกน" การออกแบบสวิตช์ศูนย์ข้อมูลใช้สถาปัตยกรรมนี้: แพ็คเกจ TVS แบบ SMD ได้รับการปรับใช้ที่เลเยอร์อินเทอร์เฟซ, TVS กำลังสูงที่แพ็คเกจ PTH - ได้รับการตั้งค่าที่ระนาบกำลัง และอาร์เรย์ TVS ความจุต่ำได้รับการกำหนดค่าในพื้นที่หลักของ CPU การป้องกันแบบหลายชั้นนี้จะเพิ่มอัตราความสำเร็จของอุปกรณ์ที่ผ่านการทดสอบไฟกระชาก IEC 61000-4-5 8/20 μ s 6kV เป็น 99.7%
2 การดำเนินการมาตรฐานของการออกแบบการเชื่อมต่อไฟฟ้า
1. การรักษาความแตกต่างของระบบสายดิน
เส้นทางกราวด์ของ TVS ควรเป็นไปตามหลักการ "ความต้านทานต่ำที่เป็นอิสระใกล้เคียง" การออกแบบโมดูลการสื่อสารในรถยนต์บางรุ่นแสดงให้เห็นว่าพินกราวด์ของ TVS เชื่อมต่อโดยตรงกับฟอยล์ทองแดง GND ด้านในผ่านรูทะลุสี่รู รวมกับแถบทองแดงสั้นกว้าง 0.5 มม. เพื่อลดความต้านทานกราวด์ให้ต่ำกว่า 3m Ω สำหรับอุปกรณ์ที่มีปลอกโลหะ ขอแนะนำให้ใช้โครงสร้าง "กราวด์รูปดาว" โดยที่พินกราวด์ TVS เชื่อมต่อกับคอลัมน์กราวด์ของปลอกผ่านสายแยกอิสระ เพื่อหลีกเลี่ยงไม่ให้เกิดการวนซ้ำกับกราวด์ดิจิทัล
2. รับประกันความสมบูรณ์ของวงจรสัญญาณ
ในการป้องกันสัญญาณดิฟเฟอเรนเชียล จำเป็นต้องตรวจสอบให้แน่ใจว่าพินกราวด์ของ TVS สร้างพื้นที่ลูปขั้นต่ำพร้อมเส้นทางส่งคืนสัญญาณ การออกแบบโมดูลออปติคอล 10Gbps ใช้โครงสร้าง "ท่อนำคลื่น coplanar+การป้องกัน TVS" โดยที่ชิป TVS ติดตั้งอยู่ใต้คู่ดิฟเฟอเรนเชียลโดยตรง และสัญญาณส่งคืนทำได้ผ่านระนาบ GND ภายในหนา 0.2 มม. ผลการจำลองแสดงให้เห็นว่าโครงร่างนี้ควบคุมความผันผวนของอิมพีแดนซ์ดิฟเฟอเรนเชียลภายใน ± 5% และเพิ่มระยะขอบแผนภาพตาขึ้น 15%
3. การออกแบบเครือข่ายป้องกันที่ซ้ำซ้อน
สำหรับช่องสัญญาณวิกฤติ ขอแนะนำให้ใช้กลไกการป้องกันแบบคู่ "การป้องกันหลัก+การป้องกันเสริม" เทอร์มินัลการสื่อสารผ่านดาวเทียมบางตัวได้รับการออกแบบมาเพื่อปรับใช้อาร์เรย์ TVS หลักในส่วนหน้า RF- ในขณะที่เพิ่ม TVS เสริมที่อินพุตมิกเซอร์ และทั้งสองถูกแยกทางไฟฟ้าผ่านเม็ดแม่เหล็ก การออกแบบนี้ช่วยให้แน่ใจว่าอุปกรณ์จะรักษาอัตราข้อผิดพลาดไว้ที่ 10 ^ -12 เมื่ออยู่ภายใต้การปล่อยประจุหน้าสัมผัส IEC 61000-4-2 ± 15kV
3, การใช้งานทางเทคนิคของการประกันความสมบูรณ์ของสัญญาณ
1. การควบคุมพารามิเตอร์ปรสิตอย่างละเอียด
พารามิเตอร์บรรจุภัณฑ์ TVS มีผลกระทบอย่างมากต่อคุณภาพสัญญาณ การเปรียบเทียบการออกแบบวงจร ADC ความเร็วสูง-แสดงให้เห็นว่าการใช้แพ็คเกจ 0402 TVS (ค่าความเหนี่ยวนำของปรสิตประมาณ 0.5nH) จะเพิ่มพารามิเตอร์ S21 ขึ้น 2dB เมื่อเปรียบเทียบกับแพ็คเกจ 0603 (ค่าความเหนี่ยวนำของปรสิตที่ 1.2nH) สำหรับสัญญาณระดับ GHz ขอแนะนำให้ใช้แพ็คเกจการเหนี่ยวนำต่ำ เช่น DFN และ QFN และปรับโครงร่างแพดให้เหมาะสมผ่านการจำลองสนามแม่เหล็กไฟฟ้า 3 มิติ เพื่อควบคุมพารามิเตอร์ปรสิตภายในช่วงที่ยอมรับได้
2. การจับคู่ความต้านทานของเครือข่ายป้องกัน
ในอินเทอร์เฟซดิจิทัลความเร็วสูง- เครือข่ายป้องกัน TVS จำเป็นต้องบรรลุการจับคู่อิมพีแดนซ์กับสายส่ง การออกแบบอินเทอร์เฟซ PCIe 4.0 ใช้รูปแบบการจับคู่ของ "ตัวต้านทาน TVS+series" ซึ่งลดความต้านทานของโหนดป้องกันจาก 120 Ω เป็น 100 Ω± 5% โดยการปรับค่าตัวต้านทาน การทดสอบการสะท้อนโดเมนเวลาแสดงให้เห็นว่าการออกแบบนี้ช่วยลดการเกินขอบเขตของสัญญาณลง 30% และเพิ่มความสูงของดวงตาได้ 25%
3. การเพิ่มประสิทธิภาพร่วมกันของการออกแบบการระบายความร้อน
การกระจายพลังงานชั่วคราวของ TVS จะส่งผลให้อุณหภูมิเพิ่มขึ้นอย่างมีนัยสำคัญ ซึ่งส่งผลต่อประสิทธิภาพการป้องกัน การออกแบบโมดูล TVS กำลังสูง-ใช้โครงสร้างการกระจายความร้อนแบบ "ซับสเตรตทองแดง+ความร้อนผ่าน" ด้วยการจัดเรียงความร้อนเส้นผ่านศูนย์กลาง 0.3 มม. ผ่านอาเรย์ (ระยะห่างของรู 1.5 มม.) ใต้ชิป อุณหภูมิของจุดเชื่อมต่อจะลดลง 20 องศา สำหรับแอปพลิเคชันการป้องกันหลาย- แชนเนล ขอแนะนำให้ใช้การออกแบบ "เลย์เอาต์ที่เซ+ร่องแยกความร้อน" เพื่อป้องกันประสิทธิภาพลดลงที่เกิดจากการคัปปลิ้งความร้อน
4 กระบวนทัศน์เค้าโครงสำหรับสถานการณ์การใช้งานทั่วไป
1. รูปแบบการป้องกันพอร์ตจ่ายไฟ
ในวงจรแปลงไฟ AC-DC ควรวาง TVS หลังบริดจ์ตัวเรียงกระแสและก่อนตัวเก็บประจุกรอง การออกแบบแหล่งจ่ายไฟเพื่อการสื่อสารบางอย่างใช้โครงสร้างการกรองประเภท "π - + TVS" โดยที่ TVS เชื่อมต่อแบบขนานที่ปลายอินพุตและตัวเก็บประจุ X/Y เพื่อให้ได้การป้องกันหลาย- ข้อมูลการทดสอบแสดงให้เห็นว่าเค้าโครงนี้เพิ่มอัตราส่วนการปราบปรามการรบกวนในโหมดทั่วไปขึ้น 30dB และอัตราการปราบปรามการรบกวนในโหมดดิฟเฟอเรนเชียลขึ้น 25dB
2. รูปแบบการป้องกันส่วนหน้าของ RF-
สำหรับสถานีฐาน 5G NR จะต้องปรับใช้ TVS ก่อนเครื่องขยายสัญญาณรบกวนต่ำ (LNA) และใช้รูปแบบการป้องกันแบบไฮบริด "ตัวจำกัด+TVS" การออกแบบสถานีฐานมาโครแสดงให้เห็นว่าชิป TVS ติดตั้งอยู่ด้านหลังพอร์ตเสาอากาศ 15 มม. และใช้ตัวจำกัดเพื่อให้ได้ช่วงการป้องกันแบบไดนามิกที่ -10dBm ถึง+25dBm การออกแบบนี้ควบคุมการลดความไวในการรับสัญญาณภายใน 0.5dB
3. เค้าโครงของการป้องกันอินเทอร์เฟซดิจิทัลความเร็วสูง-
ในอินเทอร์เฟซ 100G Ethernet การป้องกัน TVS จำเป็นต้องได้รับการออกแบบร่วมกับ Retimer การออกแบบสวิตช์ศูนย์ข้อมูลใช้โครงสร้าง "TVS array+common mode choke" โดยปรับใช้ TVS ที่อินพุตของตัวจับเวลาอีกครั้ง และปรับความเหนี่ยวนำของคอยล์โช้ค (100nH@100MHz) สร้างความสมดุลระหว่างการป้องกันและความสมบูรณ์ของสัญญาณ การทดสอบแสดงให้เห็นว่าการออกแบบนี้รักษาอัตราข้อผิดพลาดต่ำกว่า 10 ^ -15 อย่างสม่ำเสมอ
5 การตรวจสอบความถูกต้องและวิธีเพิ่มประสิทธิภาพ
1. ระบบตรวจสอบการจำลอง
สร้างแพลตฟอร์มการตรวจสอบหลายมิติซึ่งประกอบด้วยการจำลองวงจร SPICE การจำลองแม่เหล็กไฟฟ้า 3 มิติ และการจำลองความร้อน การออกแบบโมดูลการสื่อสารได้รับการปรับให้เหมาะสมสำหรับเค้าโครง TVS ผ่านการจำลอง Ansys HFSS ส่งผลให้ประสิทธิภาพการป้องกัน ESD เพิ่มขึ้น 40% ตรวจสอบความสมบูรณ์ของสัญญาณผ่านการจำลอง Cadence Sigrity เพื่อให้แน่ใจว่าอัตราการส่งผ่าน 100% สำหรับเทมเพลตไดอะแกรม eye
2. กระบวนการทดสอบและตรวจสอบ
พัฒนากลไกการตรวจสอบความถูกต้องแบบคู่ของ "การทดสอบในห้องปฏิบัติการ+บน-การทดสอบไซต์" การทดสอบในห้องปฏิบัติการควรครอบคลุมมาตรฐาน IEC 61000-4 ซีรีส์ และการทดสอบในสถานที่ควรเน้นที่การตรวจสอบประสิทธิภาพการป้องกันในสภาพแวดล้อมแม่เหล็กไฟฟ้าที่ซับซ้อน อุปกรณ์สื่อสารระบบขนส่งทางรถไฟบางตัวรวบรวมข้อมูลเหตุการณ์ ESD มากกว่า 2,000 ชุดผ่านการทดสอบจริงที่สถานีทั่วไป 10 แห่ง และปรับแผนการป้องกันให้เหมาะสมอย่างต่อเนื่อง
3. การวิเคราะห์โหมดความล้มเหลว
สร้างฐานข้อมูลความล้มเหลวของ TVS และดำเนินการวิเคราะห์สาเหตุที่แท้จริงในโหมดความล้มเหลว เช่น วงจรเปิด ไฟฟ้าลัดวงจร และการรั่วไหล บางกรณีแสดงให้เห็นว่าอัตราความล้มเหลวที่เกิดจากรอยแตกของแผ่น TVS คิดเป็น 35% ด้วยการเพิ่มประสิทธิภาพการออกแบบสแต็ค PCB และกระบวนการบัดกรี อัตราความล้มเหลวของประเภทนี้จึงลดลงเหลือต่ำกว่า 0.5%
https://www.trrsemicon.com/transistor/volt-regulators/surface-เมานต์-การกู้คืน-เร็ว-rectifier.html